PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-217405

(43) Date of publication of application: 10.08.2001

(51)Int.CI.

H01L 27/108 H01L 21/8242

(21)Application number : 2000-025226

(71)Applicant: HITACHI LTD

(22)Date of filing:

02.02.2000

(72)Inventor: NAKAMURA YOSHITAKA

ASANO ISAMU YAMADA SATORU

NAGAI AKIRA

3

MATSUOKA HIDEYUKI TAKAURA NORIKATSU

(54) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE AND MANUFACTURING **METHOD THEREOF**

(57)Abstract:

PROBLEM TO BE SOLVED: To form a plug of a low resistance in a self-alignment manner between fine bit lines, and to suppress increase in capacitance between bit lines.

SOLUTION: A tangsten film and a silicon nitride film are deposited on a silicon oxide film, a bit line BL and a first layer wiring 32 comprising tangsten are formed by patterning the tangsten film and the silicon nitride film. and a cap insulating film 31 comprising the silicon nitride film is formed. Side walls of the bit line BL and the first layer wiring 32 are etched on the condition that the tangsten is processed on an isotropic etching. Further, the cap insulating film 31 is worked in such structure that the film 31 has some kind of hood against the bit line BL

and the first layer wiring 32. A silicon oxide film is deposited, and a through hole 38 is formed on the silicon oxide film by selecting a condition that not the silicon nitride, but the silicon oxide is etched, followed by formation of a plug 39.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(川)特許山東公開登号 特開2001 — 217405 (P2001 — 217405A)

(43)公開日 平成13年8月10日(2001.8.10)

(51) Int.CL?

織別記号

FI

ラーマコード(参考)

HOIL 27/108 21/8242 HOIL 27/10

621C 5F083

681B

審査請求 京請求 請求項の数9 OL (全 30 頁)

(21)出願番号

特爾2000-25226(P2000-25226)

(22)出題日

平成12年2月2日(2000.2.2)

(71)出庭人 000005108

株式会社日立製作所

東京都千代田区特田駿河台四丁目 6 番池

(72) 発明者 中村 吉拳

東京都市梅市新町六丁目16番地の3 株式

会社日立製作所デバイス開発センタ内

(72) 発明者 浅野 勇

東京都青梅市新町六丁目16番地の3 株式

会社日立製作所デバイス開発センタ内

(74)代理人 100080001

弁理士 筒井 大和

最終頁に続く


(54) 【発明の名称】 半導体集積回路装置およびその製造方法

(57)【要約】

【課題】 プラグを低抵抗化し、微細化されたビット 間に自己整合的に形成するとともに、ビット は間の容置 値の上昇を抑制する。

【解決手段】 シリコン酸化膜上にタングステン機およびシリコン窒化機を堆積し、これをパターニングしてタングステンからなるビット線BLおよび第1層配線32を形成し、シリコン窒化機からなるキャップ絶縁膜31を形成する。タングステンが等方性エッチングされる条件でビット線BLおよび第1層配線32に対してキャップ絶縁膜31がひさしを有する形状に加工する。シリコン酸化膜34を堆積し、シリコン酸化膜はエッチングされるがシリコン窒化膜がエッチングされない条件を選択してシリコン酸化膜34にスルーホール38を形成し、プラグ39を形成する。

8



【特許請求の範囲】

(a)半導体素子が形成された半導体基 【請求項1】 板の上層に第1 絶縁膜を形成する工程.

- (b) 前記第1 絶縁膜上に導弯膜および第2 絶縁膜を堆 **満し、前記第2 絶縁順もよび導電膜をパターニングして** キャップ絶縁膜および配線を形成する工程、
- (c)前記第1絶縁膜およびキャップ絶縁膜に対しエッ チング選択比を有するガスまたは恣波を用いて前記配線 の側壁をエッチングし、前記側壁を前記キャップ絶縁膜 の下部に後退させる工程。
- (d)前記キャップ絶縁膜および配線を覆う第3 絶縁膜 を形成する工程。
- (e) 前記第3 絶縁膜に接続孔を形成する工程。

を有することを特徴とする半導体集積回路装置の製造方

【請求項2】 (a) 半導体素子が形成された半導体基 板の上層に第1 絶縁膜を形成する工程.

- (b) 前記第1 絶縁膜に配象操を形成し、前記配象操の 内部を含む前記第1絶縁膜上に導電膜を堆積する工程、
- (c)前記配線溝を除く前記第1絶繰膜上の前記導電膜 20 を除去し、前記配線漢内に前記導電機を残存させて配線 を形成する工程.
- (d) 前記第1 絶縁膜にエッチングを施して前記第1 絶 緑膜の表面を前記配線の表面より低く後退させる工程、
- (e)前記第1 絶縁膜および配線上に第2 絶縁膜を堆積 し、前記第2絶縁膜に異方性エッチングを施して、前記 配線の側壁の前記第1絶縁膜上にサイドウォールスペー サを形成する工程、
- (f) 前記サイドウォールスペーサおよび配線を覆う第 3絶縁膜を形成する工程。
- (g)前記算3 絶縁膜に接続孔を形成する工程.

を有することを特徴とする半導体集積回路装置の製造方

【請求項3】 請求項1または2記載の半導体集積回路 装置の製造方法であって、

前記第2絶縁膜は、前記第3絶縁膜に対してエッチング 選択比を有する材料で構成され、前記第3絶縁膜への前 記接続孔の形成の際には、前記第3絶縁膜のエッチング 速度が前記第2 絶縁膜のエッチング速度より大きい条件 で行われることを特徴とする半導体呈積回路装置の製造 40 前記第3または第1絶縁膜はシリコン酸化膜からなり、 方法。

【請求項4】 請求項3記載の半導体集請回路装置の製 造方法であって、

前記第2絶縁膜はシリコン窒化膜であり、前記第3絶縁 膜はシリコン酸化膜であることを特徴とする半導体集積 回路装置の製造方法。

【請求項5】 請求項3または4記載の半導体集積回路 装置の製造方法であって、

前記接続孔は、前記キャップ絶縁膜またはサイドウォー ルスペーサに対して自己整合的に形成されることを特徴 50 【0002】

とする半導体集積回路装置の製造方法。

【請求項6】 半導体基板の主面に形成されたMISF ETと、前記MISFETを覆う第1絶縁膜と、前記第 1.絶縁膜上に形成されたビット線と、前記ビット線上の キャップ絶縁膜と、前記キャップ絶縁膜およびビット線 を覆う第3絶縁膜と、前記第3絶縁膜上に形成された情 報蓄積用容置素子と、前記第3絶縁膜の接続孔に形成さ れ、情報蓄積用容置案子の下部電極と前記MISFET のソース・ドレインとして機能する半導体領域とを電気 10 的に接続する接続部材と、を有する半導体集積回路装置 であって、

前記接続部材が前記キャップ絶縁膜に対して自己整合的 に形成され、前記キャップ絶縁膜は前記第3絶縁襞に対 してエッチング選択比を有する材料で構成されることを 特徴とする半導体集積回路装置。

【請求項7】 半導体基板の主面に形成されたMISF ETと、前記MISFET上に形成された第1絶縁膜 と 前記第1 絶縁膜の配線溝に形成され、前記第1 絶縁 膜の表面より高い標高でその表面が形成されたビット線 と、前記ピット線の側壁に形成されたサイドウォールス ペーサと、前記サイドウォールスペーサ、ビット線およ び第1絶縁膜を覆う第3絶縁膜と、前記第3絶縁膜上に 形成された情報蓄積用容量素子と、前記第3絶練膜の接 続孔に形成され、情報蓄積用容置素子の下部電極と前記 MISFETのソース・ドレインとして機能する半導体 領域とを電気的に接続する接続部材と、を有する半導体 集積回路装置であって、

前記接続部材が前記サイドウォールスペーサに対して自 己整合的に形成され、前記サイドウォールスペーサは前 30 記第3絶縁膜に対してエッチング選択比を有する材料で 構成されることを特徴とする半導体集積回路装置。

【請求項8】 請求項6または7記載の半導体集積回路 装置であって.

前記ピット級間の絶縁材料である第3 絶縁膜または第1 絶縁膜は、前記キャップ絶縁膜またはサイドウォールス ペーサを構成する材料の誘電率より低い誘電率の材料で 模成されることを特徴とする半導体集積回路装置。

【請求項9】 請求項6~8の何れか一項に記載の半導 体集積回路装置であって.

前記キャップ絶縁順またはサイドウォールスペーサはシ リコン窒化膜からなることを特徴とする半導体集積回路 装置。

【発明の詳細な説明】

[0001]

【発明の届する技術分野】本発明は、半導体集積回路装 置およびその製造技術に関し、特に、DRAM(Dynami c Random Access Memory)を有する半導体集積回路装置 に適用して有効な技術に関するものである。

【従来の技術】DRAMのメモリセルは、一般に、半導 体基板の主面上にマトリクス状に配置された複数のワー F線と複数のビット線との交点に配置される。1個のメ モリセルは、それを選択する1個のMISFET (Metal Insulator Semiconductor Field Effect Transistor) と、このMISFETに直列に接続された1個の情報蓄 **満用容置素子(キャパシタ)とで構成される。**

【 () () () () 3 】 メモリセル選択用のMISFETは、周囲 を素子分離領域で囲まれた活性領域に形成され、主とし て、ゲート酸化膜、ワード線と一体に構成されたゲート 10 電極およびソース、ドレインを構成する一対の半導体領 域で構成される。このMISFETは、通常1つの活性 領域に2個形成され、2つのMISFETの一方のソー ス・ドレイン (半導体領域) が前記活性領域の中央部で 共有される。ビット線は、前記MISFETの上部に配 置され、共有された前記半導体領域と電気的に接続され る。キャパシタは、同じく前記MISFETの上部に配 置され、上記ソース、ドレインの他方と電気的に接続さ

の容量値を確保する観点から、キャパシタはビット線の 上部に配置される。いわゆるキャパシタ・オーバー・ビ ットライン(COB:Capacitor Over Bit-line) 標道 が採用されている。たとえば特闘平?-7084号公報 は、COB構造のDRAMを関示する。

【0005】COB機造を採用する場合、キャパシタの 下部電極とMISFETの半導体領域とを接続する接続 部村 (プラグ) の間にビット線が配置されることにな る。よってビット線とプラグとがショートしないように 配置する必要がある。一方DRAMのメモリセルは最小 30 加工寸法で形成されるため、ビット線とそのスペースも 長小加工寸法で形成される。このため、ビット線の間を 通してブラグを形成するには、最小加工寸法以下の口径 で接続孔を加工するか、接続孔とピット線のレイアウト が重なっても陰害を生じないような加工法を適用する必 要がある。

【①①①6】最小加工寸法以下で接続孔を加工するには 以下の方法がある。たとえば多結晶シリコン膜をハード マスクに適用し、所定の接続孔形成部に最小加工寸法で 関□を形成する。その後さらに多結晶シリコン膜を堆積 40 し、この多結晶シリコン膜に異方性エッチングを能し て、開口側壁にサイドウォールスペーサを形成する。こ のハードマスクとサイドウォールスペーサをマスクにす れば、最小加工寸歩で形成された関目より小さな径の接 続孔を加工できる。

【0007】レイアウトが重なっても障害を生じないよ うな加工法として、たとえばセルフアラインコンタクト の手法がある。ビット線の上面および側面を接続孔が形 成される絶縁膜に対しエッチング選択比を持つ絶縁膜で 覆う。たとえば接続孔が形成される絶縁膜はシリコン酸 50 にある。

化膜であり、ビット線を覆う絶縁膜はシリコン窒化膜で ある。接続孔伽工 (シリコン酸化膜のエッチング) の際 には、シリコン窒化膜がエッチングされ難い条件を選択 してエッチングする。このようにすれば、仮に接続孔パ ターンがビット線に重なってもビット線はエッチングさ れ難いシリコン窒化膜で覆われているため、接続孔内に ビット線表面が露出することはなくプラグとビット線と のショートは防止できる。

[8000]

【発明が解決しようとする課題】しかし、従来方法には 以下の問題がある。

【0009】まず、最小加工寸法以下で接続孔を加工す る場合には、そもそも加工工程が複雑であり、加工に困 競性が伴うという問題がある。加工の困難性は歩留まり の低下を招き好ましくない。加えて、口径の小さな接続 孔内に形成されるため、ブラグ径が小さくなるという間 題がある。プラグ径の縮小はプラグの抵抗値が高くなり 素子特性を劣化させる要因になる。また、マスク合わせ のずれを考慮してプラグとビット線のショート(バター 【①①①4】半導体集績回路装置の微細化とキャパシター26 ンの重なり)を生じないように設計するため、ビット線 を極力細く形成しなければならない。このためビット線 の細線化による抵抗値の上昇も問題になる。

> 【①010】セルフアラインコンタクト手法を用いる場 台、ビット線を囲む材料は層間絶縁膜(シリコン酸化 順) に対して高いエッチング選択比が要求される。この ような材料には現実的にはシリコン窒化膜が存在する。 ところが、シリコン窒化膜は誘電率が高いという問題が ある。ビット線はDRAMのメモリセルに蓄積された電 前の有無を検出するための配線であり周辺回路領域にお いてセンスアンブに接続される。電荷の検出はメモリセ ルに蓄積された電荷によるビット線の電圧変動を検出す る。この電圧変動はメモリセルのキャバシタ容量が大き いほど、あるいはビット線容置(浮遊容置)が小さいほ ど大きくなる。すなわち、ビット線容量を小さくするこ とはセンスアンプの感度を向上することとなる。素子の 信頼性向上、応答速度等性能の向上の額点から、ビット **複容量はできるだけ低いことが好ましい。ところが、シ** リコン窒化膜はシリコン酸化膜と比較して誘電率が大き く、このような誘電率の大きなシリコン窒化膜がビット 線の側壁(ビット線間)に形成されることとなるため、 ビット線容量が大きくなって好ましくない。

【①①11】本発明の目的は、微細化されたビット線間 の容量を低減することにある。

【①①12】また、本発明の目的は、微細化されたビッ ト線の間に配置されるフラグの抵抗を低くすることにあ

【0013】また、本発明の目的は、十分に低い抵抗の プラグを微細化されたビット線間に自己整合的に形成す るとともに、ビット線間の容置値の上昇を抑制すること

【①①14】本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

[0015]

【課題を解決するための手段】本願において関示される 発明のうち、代表的なものの概要を簡単に説明すれば、 次のとおりである。

【10016】本発明の半導体集補回路装置の製造方法は、半導体基板上の何れかの層に第1 絶縁膜を形成し、第1 絶縁膜上に導電膜および第2 絶縁膜を堆積し、第2 絶縁膜および導電膜をバターニングしてキャップ絶縁膜および配線を形成し、第1 絶縁膜およびキャップ絶縁膜に対しエッチング選択比を有するガスまたは溶液を用いて配線の側壁をエッチングし、側壁をキャップ絶縁膜の下部に後退させ、キャップ絶縁膜および配線を覆う第3 絶縁膜を形成し、第3 絶縁膜に接続孔を形成するものである。

[0017]また、本発明の半導体集積回路装置の製造方法は、半導体基板上の何れかの層に第1 絶縁機を形成し、第1 絶縁機に配譲滞を形成し、配線滞の内部を含む 20 第1 絶縁膜上に導電膜を推積し、この配譲滞内にのみ導電機を残存させて配譲を形成し、第1 絶縁膜にエッチングを施して第1 絶縁膜の表面を配線の表面より低く後退させ、第1 絶縁膜および配線上に第2 絶縁膜を推積し、第2 絶縁膜に異方性エッチングを施して、配線の側壁の第1 絶縁膜上にサイドウォールスペーサを形成し、サイドウォールスペーサおよび配線を窺う第3 絶縁機を形成し、第3 絶縁機に接続孔を形成するものである。

【0018】とこで第2絶縁腹は、第3絶縁腹に対してエッチング選択比を有する材料で構成され、第3絶縁腹への接続孔の形成の際には、第3絶縁膜のエッチング速度が第2絶縁膜のエッチング速度より大きい条件で行われる。たとえば第2絶縁膜はシリコン窒化膜であり、第3絶縁腹はシリコン酸化膜である。また、接続孔は、キャップ絶縁腹またはサイドウォールスペーザに対して自己整合的に形成される。

【①①19】本発明の半導体集績回路装置は、半導体基板の主面に形成されたMISFETと、MISFETを確う第1絶縁膜と、第1絶縁膜上に形成されたビット線と、第1絶縁膜上に形成されたビット線とで、第1絶縁膜と、第3絶縁膜上に形成された情報を使用容置至于と、第3絶縁膜上に形成された情報を使用容置至于と、第3絶縁膜の接続孔に形成され、情報を使用容置至于の下部電極とMISFETのソース・ドレインとして機能する半導体領域とを電気的に接続する接続部材と、を有する半導体集績回路装置であって、接続部材がキャップ絶縁膜に対して自己整合的に形成され、キャップ絶縁膜は第3絶縁膜に対してエッチング選択比を有する材料で構成される。

【① ① 2 ① 】また、本発明の半導体最債回路装置は、半 ン酸化膜 6 を形成した後、たとえばシリコン酸化膜 7 を 導体基板の主面に形成されたM | S F E T と、M I S F 50 素子分離滞 2 に埋め込む。これをたとえば C M P (Chem

ET上に形成された第1 絶縁膜と、第1 絶縁膜の配譲漢に形成され、第1 絶縁膜の表面より高い標高でその表面が形成されたビット線と、ビット線の側壁に形成されたサイドウォールスペーサ、ビット線および第1 絶縁競を覆う第3 絶縁膜と、第3 絶縁膜上に形成された情報整積用容置素子と、第3 絶縁膜の接続孔に形成され、情報整積用容置素子の下部電極とMISFETのソース・ドレインとして機能する半導体領域とを電気的に接続する接続部材と、を有する半導体領域とを電気的に接続する接続部材と、を有する半導体10 集積回路装置であって、接続部材がサイドウォールスペーサに対して自己整合的に形成され、サイドウォールスペーサは第3 絶縁膜に対してエッチング選択比を有する材料で構成される。

【①①21】とこで、ビット級間の絶縁材料である第3 絶縁勝または第1絶縁膜は、キャップ絶縁膜またはサイ ドウォールスペーサを構成する材料の誘電率より低い誘 電率の材料で構成される。たとえば第3または第1絶縁 膜はシリコン酸化膜からなり、キャップ絶縁膜またはサ イドウォールスペーサはシリコン窒化膜からなる。

[0022] これち半導体集積回路装置の製造方法あるいは半導体集積回路装置によれば、キャップ総繰購あるいはサイドウォールスペーサに対して自己整合的に接続孔が形成されるため、接続孔内のプラグは十分大きな寸法で形成でき、加工困難性、抵抗値低下の問題を回避できる。また、ビット線間の絶縁材料にはシリコン酸化膜が用いられるため、ビット線間容置を小さくできる。 [0023]

【発明の実施の形態】以下、本発明の実施の形態を図面 に基づいて詳細に説明する。なお、実施の形態を説明す るための全図において同一機能を有するものは同一の符 号を付し、その繰り返しの説明は省略する。

【①①24】(実施の形態1)図1~図12は、本発明、の一実施の形態であるDRAM(Dynamic Random Access Memory)の製造方法を工程順に示した筋面図である。なお、基板の断面を示す各図の左側部分はDRAMのメモリセルが形成される領域(メモリセルアレイ)を示し、右側部分は周辺回路領域を示している。また、メモリセル領域における断面図はビット線に垂直な断面を示し、よって、メモリセル領域に形成される選択MISFETは図面には現れない。

【① 025】まず、図1に示すように、半導体基板(以下単に基板という)1上にメモリセルの選択MISFETQs(図示せず)、周辺回路のnチャネル型MISFETQpを形成し、さらに、これらMISFETQs、Qn,Qpを硬う層間絶縁膜およびブラグを形成する。

(1)026) 基板1には素子分離漢2が形成され、ウェット酸化あるいはドライ熱酸化により競厚の薄いシリコン酸化膜6を形成した後、たとえばシリコン酸化膜7を素子分離漢2に埋め込む。これをたとえばCMP(Chem

ncal Mechanical Polishing)法により研磨して素子分 離溝2の内部に残し、素子分離領域を形成する。 さら に、 基板 1 に p 型もしくは n 型のイオン注入を施し、 メ モリセルアレイの基板1にp型ウェル3およびn型ウェ ル5を形成し、周辺回路領域の基板1にp型ウェル3お よびn型ウェル4を形成する。その後、約800°Cの熱 酸化でp型ウェル3およびn型ウェル4のそれぞれの表 面に清浄なゲート酸化膜8を形成する。

7

【0027】MISFETQs, Qn. Qpは以下のよ 純物がドープされた多結晶シリコン膜をたとえばCVD 法で維誦し、その後、たとえばスパッタリング法でWN 膜と♥膜とを堆積する。さらにその上部にCVD法でシ リコン酸化膜を維持する。上記W膜の応力緩和とWN膜 のデンシファイ (縁密化) とを目的とした熱処理を施し た後、前記シリコン酸化膜の上部に窒化シリコン膜を堆 請する。この窒化シリコン膜をゲート電極パターンにパ ターニングした後、窒化シリコン膜をマスクにして前記 シリコン酸化膜、VI膜、WN膜および多結晶シリコン膜 膜、WN膜およびW膜からなるゲート電極9が形成され る。さらに、とれらのゲート電極9の上部にシリコン酸 化膜および窒化シリコン膜からなるキャップ絶縁膜10 が形成される。

【0028】次に、ゲート電極9の両側のp型ウェル3 に n型不純物 (リンまたはヒ素) をイオン打ち込みする ことによってn⁻ 型半導体領域11を形成し、n型ウェ ル4にp型不純物(ホウ素)をイオン打ち込みすること によってp・型半導体領域12を形成する。さらに、基 板1上に窒化シリコン膜13を堆積した後、メモリセル アレイの基板 1 の上部をフォトレジスト膜(図示せず) で覆い、周辺回路領域の窒化シリコン膜13を異方的に エッチングすることによって、周辺回路領域のゲート電 極9の側壁にサイドウォールスペーサ13 & を形成す る。さらに、周辺回路領域のp型ウェル3にn型不純物 (リンまたはヒ素)をイオン打ち込みすることによって n・型半導体領域 1.4 〈ソース、ドレイン〉を形成し、 n型ウェル4にp型不純物 (ホウ素) をイオン打ち込み することによってp・型半導体領域15(ソース、ドレ LDD (Lightly Doped Drain) 樽造のソース、ドレイン を備えたnチャネル型MISFETQnおよびpチャネ ル型MISFETQpが形成される.

【0029】次に、ゲート電極9の上部にシリコン酸化 膜16(たとえばTEOS酸化膜)を維補し、これをC MP法で研磨してその表面を平坦化する。その後、フォ トレジスト膜(図示せず)をマスクにしてメモリセルア レイのシリコン酸化膜16をドライエッチングし、さら に、シリコン酸化膜16の下層の窒化シリコン膜13を ドライエッチングして2段階のエッチングによりコンタ 50 BLおよび第1層配線32の側壁を後退させる。すなわ

クトホール19を形成する。上記コンタクトホール19 を通じてメモリセルアレイのp型ウェル3にn型不純物 (リンまたはヒ素)のイオンを打ち込み、nº型半導体 鎖域17(ソース、ドレイン)を形成する。ことまでの 工程で、メモリセルアレイにカチャネル型で構成される メモリセル選択用MISFETQsが形成される。その "後」コンタクトホール19の内部に不純物がドープされ た多結晶シリコン膜を埋め込んでプラグ20を形成す る。プラグ20は钽め込まれた多結晶シリコン膜をエッ うにして形成する。すなわち、ゲート酸化膜8上に、不 10 チバック(またはCMP法で研磨)して形成する。さら に、シリコン酸化膜16の上部にたとえばCVD法でシ リコン酸化原21を堆積した後、フォトレジスト膜(図 示せず)をマスクにしたドライエッチングで周辺回路鎖 域のシリコン酸化膜21およびその下層のシリコン酸化 膜16をドライエッチングする。これにより n・型半導 体領域14、p・型半導体領域15.ゲート電極9の上 部に各ャコンタクトホール22、23.24を形成す る。その後、コンタクトホール22、23の底部にシリ サイド膜26を形成し、コンタクトホール22、23、 をドライエッチングする。これにより、多緒晶シリコン 20 24の内部にプラグ27を形成する。シリサイド購26 の形成はT1購とT1N購とを堆積した後に基板1を約 650℃で熱処理することによって、プラグ27の形成 はたとえばCVD法でTiN膜およびV膜を堆積した 後、これをCMP法で研磨し、コンタクトホール22、 23、24の内部のみに残すことによって行う。

> 【0030】次に、図2に示すように、シリコン酸化膜 21上にタングステン膜28およびシリコン窒化膜29 を維續する。タングステン購28は、後にビット線BL および周辺回路の第1層配線となるものであり、シリコ ン室化膜29は、ビット線Bしおよび第1層配線のキャ ップ絶縁膜となるものである。タングステン膜28はス パッタ法またはCVD法により形成でき、シリコン窒化 膜29はCVD法により形成できる。

【0031】次に、図3に示すように、シリコン窒化膜 29上にフォトレジスト膜30を形成する。フォトレジ スト膜30は、ビット線Bしおよび第1層配線のバター ンに形成される。そしてとのフォトレジスト膜30をマ スクとしてシリコン窒化膜29およびタングステン膜2 8をエッチングし、ビット線BLおよび周辺回路の第1 イン)を形成する。ここまでの工程で、周辺回路領域に 40 層配線32を形成する。また、ビット線BLおよび第1 層配線32の上面にはキャップ絶縁膜31が形成され る。ここで、フォトレジスト膜30をマスクとしてタン グステン膜28までエッチングしたが、フォトレジスト 膜30をマスクとしてシリコン窒化膜29をエッチング し、このパターニングされたシリコン窒化膜(キャップ 絶縁幾31)をマスクとしてタングステン膜28をエッ チングしても良い。

> 【0032】次に、図4に示すように、フォトレジスト 順30を除去し、等方性エッチングを施して、ビット線

. ち. ビット線BLおよび第1層配線32に対してキャッ プ絶縁膜31がひさし状になるように形成する。ビット 線Bしおよび第1層配線32はタングステンからなるた め、タングステンはエッチングされるがシリコン酸化膜 およびシリコン窒化膜はエッチングされないエッチング 条件であればよい。またこのエッチングはドライエッチ ング、ウェットエッチングのどちらでも良いが、等方性 エッチングである必要がある。ドライエッチングの場合 はボンバードメント等物理的な作用が支配的でなく化学 的な作用が支配的なエッチングガスやエッチング条件を 10 する。 選択できる。

【0033】次に、図5に示すように、ビット線BL、 第1層配線32、キャップ絶縁膜31を覆うシリコン酸 化膜34を形成する。このシリコン酸化膜34は、前記 シリコン酸化膜16と同様の方法で形成する。

【0034】次に、図6に示すように、シリコン酸化膜 34上にフォトレジスト購35を形成し、フォトレジス ト膜35をマスクとしてシリコン酸化膜34に異方性エ ッチングを施し、スルーホール38を形成する。このエ ン室化膜はエッチングされない条件で行う。

【0035】フォトレジスト膜35に形成された開口は 最小加工寸法で形成するが、特に最小加工寸法以下にス ルーホールが形成されるような手段はとらない。すなわ ち、多緒晶シリコン膜等のハードマスクを用い、このハ ードマスクの開口側壁にサイドウォールスペーサを形成 して、サイドウォールスペーサとハードマスクとをマス クに用いてスルーホールを加工するような手段はどらな い。このため、スルーホール38の加工について複雑な 工程を採用することなく、工程を簡略化できる。

【0036】スルーホール38は最小加工寸法で加工さ れるが、ビット線BLも最小加工寸法で形成されるた め、スルーホール38のパターンとピット線BLのパタ ーンが重なる場合が生じる。しかし、本実施の形態で は、キャップ絶縁膜31が形成されており、このキャッ ブ絶縁膜31はシリコン室化膜で構成されているので、 スルーホール38加工のためのエッチングにおいてはエ ッチング選択比を有する。このため、スルーホール38 のパターンがビット級BLパターンと重なっていてもシ リコン窒化膜であるキャップ絶縁膜31がエッチングス 40 トッパとなり、ピット線BLが露出することはない。ま た。キャップ絶縁膜31はビット級BLに対してひさし となるように形成されているので、ビット級BLの側壁 はキャップ絶縁膜31の端部より内側に後退して形成さ れており、スルーホール38に露出することもない。

【0037】また、スルーホール38はピット線BLに 対して自己整合的に形成される。このため、微細に加工 されたビット線BL間に容易にスルーホール38を形成 することができる。

【0038】次に、図7に示すように、スルーホール3 50 ホール38の上部)にのみパリア膜40を残すことによ

8の内部にプラグ39を形成する。プラグ39は、スル ーホール38の内部を含むシリコン酸化膜34の上部に n型不純物(リン)をドープした低低抗多結晶シリコン 膜をCVD法で維請した後、この多結晶シリコン膜をエ ッチバックしてスルーホール38の内部のみに残すこと によって形成する。次工程で説明するバリア膜40を形 成するために、エッチバックを若干遏剰に行い、プラグ 39の表面がシリコン酸化膜34表面よりも低く、すな わちスルーホール38の上部に凹部が形成されるように

10

【①①39】スルーホール38の断面形状は図示するよ うにキャップ絶縁膜31に達するまでは太く形成され る。これは最小加工寸法以下でスルーホールが形成され るような手段をとちないためであり、プラグが細く形成 されプラグの抵抗値が増加する不具合を是正するのに役 立つ。一方、キャップ絶縁膜31よりも低い位置ではブ ラグ39は細く形成される。キャップ絶縁膜31がエッ チングストッパとして機能し、キャップ絶縁膜31の間 酸にスルーホール径が制限されることによる。これによ ッチングはシリコン酸化機はエッチングされるがシリコ 20 りブラグ39はビット線BL(キャップ絶縁膜31)に 対して自己整合的に形成される。

> 【()()4()】とのように、本真施の形態のプラグ39 は、ビット線BL(キャップ絶縁膜31)に対して自己 整合的に形成されるが、ビット級BL間の絶縁膜はシリ コン酸化膜34で構成される。すなわち誘電率の高いシ リコン窒化膜で構成されない。このため、自己整合的な 加工法を用いて歳細なプラグ39が形成できるにもかか わらず、ビット線BL間の絶縁膜の誘電率を低減して、 ピット線容置を低減することができる。これによりキャ 30 バシタに蓄積された電荷の検出感度を向上して実効的な 信号量を増加できる。

- 【0041】次に、図8に示すように、プラグ39上に バリア膜40を形成する。バリア膜40の材料は、たと えばタングステン(W)、タングステンナイトライド **⟨∇N⟩、チタンナイトライド⟨TiN⟩、タンタルナ** イトライド (TaN)、 チタンアルミニウムナイトライ ド(T:A!N)、チタンシリコンナイトライド(T: SiN)、タンタルシリコンナイトライド(TaSi N) タングステンシリコンナイトライド(WSi N) ルテニウムシリサイド(RuSi)、タングステ ンボライド(WB)、チタンボライド(TIB). タン グステンカーバイト (WC)、チタンカーバイト (T) C)等が例示できる。これらの材料を用いたバリア膜4 ()は、後に説明するキャハンタ絶縁膜の酸化処理工程に おいて、酸素の拡散をブロックする機能を有する。 【0042】バリア膜40は、たとえばプラグ39およ

びシリコン酸化膜34の表面にバリア膜40の材料であ る被膜をCVD注またはスパッタ法により形成し、これ をCMP法により研磨し、プラグ39上の凹部(スルー

り形成する。

【0043】次に、図9に示すように、シリコン酸化膜 34上にシリコン窒化膜41およびシリコン酸化膜42 を順次堆積し、シリコン室化膜41およびシリコン酸化 膜42に孔43を形成して、この孔43内にルテニウム を埋め込み、キャパシタの下部電極45を形成する。

11

【0044】シリコン窒化膜41とシリコン酸化膜42 は、たとえばCVD法により形成できる。シリコン窒化 膜41は後に説明する下部電極の機械的強度を保持する ために形成する。シリコン窒化膜4 1 の膜厚はたとえば 10 代えて白金を用いても良い。白金をCVD法により堆積 100nmとする。また、シリコン酸化膜42は後に説 明する下部管極の形成に用いる。シリコン酸化膜42の 膜厚は下部電極の高さを決定する要素となり、キャパシ タに要求される容量値から逆算して求められる。下部電 極を()、13μmの柱状で加工し、キャパシタ絶縁膜と してBST膜を用いてシリコン酸化膜換算の実効膜厚を 0. 4 n mにすることを前提とすれば、シリコン酸化膜 42の膜厚は700nmとなる。これにより下部電極の キャパシタとして寄与する部分の高さは700nmとな り、キャパシタの容量値として401Fを確保できる。 【① 0.4.5】孔4.3の形成には、まず、シリコン酸化膜 42上にフォトレジスト膜(図示せず)を形成してこれ をパターニングする。本実能の形態では、シリコン酸化 膜34の形成にCMP法による研磨が用いられているた め、シリコン酸化腺3.4の平坦性が高く、このためシリ コン酸化膜42表面の平坦性も高く維持される。このた め、シリコン酸化膜4.2上に形成されるフォトレジスト 膜への露光を精密に行うことができる。このフォトレジ スト膜は下部電極形成のためのものであり最小加工寸法 でパターニングする必要がある。従って、露光精度を高 くできることはこのフォトレジスト膜のパターニングに おいては非常に都合がよい。フォトレジスト膜は、たと えばり、13 mmの関口径でパターニングされる。次 に、このフォトレジスト膜をマスクとしてシリコン酸化 膜42およびシリコン窒化膜41にエッチングを縮し、 孔43を形成する。このエッチングには2段階のエッチ ングを施すことができる。すなわち、第1のエッチング は、シリコン酸化膜がエッチングされるがシリコン窒化 膜がエッチングされ難い条件で行い。シリコン酸化膜4 2を十分なオーバーエッチングの下でエッチング加工す 40 る。この際、シリコン窒化膜41はエッチングストッパ として機能する。その後、第2のエッチングをシリコン 窒化膜がエッチングされる条件で行う。 このエッチング は、シリコン窒化膜41がシリコン酸化膜42と比較し て十分に薄い膜厚で形成されているため、多少のオーバ ーエッチングを縮しても下地であるシリコン酸化膜34 が過剰にエッチングされることがない。このため、微細 な開□径の孔43を高いアスペクト比であっても高精度 に加工することが可能となる。

【0046】下部電極45の形成は以下のように行う。

孔43を埋め込むようにルテニウム膜を形成する。ルテ ニウム膜の膜厚は、たとえば100mm~200mmと する。また、ルテニウム膜の形成にはCVD法を用い る。ソース (原料) ガスは、たとえば、Ru(BtC p), /THF&O. 5 secm, O. &50 secm とする。ただし、B t C p はブチルシクロペンタ墓(C , Н. (С. Н.) -) である。ТН F はテトラヒドロ フラン(C、H.,O)であり、密剤として作用する。こ こでは、ルテニウム膜を倒示しているが、ルテニウムに する場合には、ソース (原料) ガスとして、たとえば、 (MeCp) Pt (Me), とO, とを用いることがで きる。ただし、Meはメテル基(CH, -) であり、M e C p はメチルシクロペンタ基(C, H。(CH。) -) である。

【①①47】その後、シリコン酸化膜42上のルテニウ ム鸌をエッチバック法により除去し、孔43内にのみル テニウム膜を残して、下部電極4.5を形成する。エッチ バック法に代えてCMP法を用いても良い。

29 【0048】なお、下部電極45の形成後、ルテニウム をデンシファイ (焼き締め) するための熱処理を施して も良い。これにより下部電極45(ルテニウム)の応力 緩和を行える。

【0049】次に、図10に示すように、シリコン酸化 膜42を除去して、下部電極45の側面を露出する。シ リコン酸化膜42の除去には、たとえばウェットエッチ ング法を用いる。このとき、シリコン室化膜41がエッ チングストッパとして機能する。

【0050】その後、BST膜46を形成する。BST 30 膜46は、DRAMのキャパシタ絶縁襞として機能す る。BST膜46の膜厚はたとえば20~30nmと し、CVD法により形成する。さらに、アズデボ状態の BST膜46では、酸素欠陥が多いため、酸素欠陥を回 復するための酸化熱処理を行う。酸化熱処理は、たとえ ば酸素寡聞気中、500℃~700℃の温度範囲の条件 で行う。ここでは酸素雰囲気を例示したが、酸素に限ら れず、酸化窒素 (NO、N、O)、オゾン (O,) 等の 酸化性雰囲気でも良い。本実施の形態では、下部電極4 5にルテニウムを用いるため、BST膜46の形成とそ の後の酸化処理により下部電極4.5とBST膜4.6の昇 面に誘電体が形成されることがない。すなわち、BST 膜46の堆積には酸素または酸素を含むガスが原料とし て用いられ、また、酸化処理においてはBST膜46を 透過して活性な酸素が下部電極45との界面にまで達す る。このため、下部電極45家面が酸化され、下部電極 45とBST膜46との界面にルテニウムの酸化物(酸 化ルテニウム) が形成される。しかし、酸化ルテニウム は導電性物質であり、酸化物の形成により容置絶繰膜の 実効膜厚が厚くなることがない。特に、BST膜46の 50 諸電率が高いため、低誘電率の絶縁膜が形成されないメ

リットは大きい。

【0051】次に、BST膜46上に上部電極となる導 電膜を形成する。 導電膜としては、窒化チタン膜、ルテ ニウム膜、タングステン膜、ルテニウム膜とタングステ ン膜あるいは窒化チタン膜との積層膜とすることができ

13

【0052】次に、図11に示すように、導電膜および BST膜46をエッチングする。これにより上部電極4 9と、BST膜46からなるキャパシタ絶縁膜50とを エッチングして除去する。これにより周辺回路部のシリ コン窒化膜41が除去され、後に周辺回路部にスルーボ ールが形成される際のエッチングを容易にすることがで

【0053】次に、図12に示すように、上部電極49 を覆うシリコン酸化膜52を形成する。シリコン酸化膜 52は、たとえばTEOS酸化膜の堆積とCMP法によ る研磨により表面を平坦化して形成できる。シリコン酸 化膜52にフォトリングラフィとエッチングを用いてス 7の内部を含むシリコン酸化膜52上にバリア膜である 窒化チタン膜5.8 およびタングステン膜5.9 を堆積す る。窒化チタン膜58およびタングステン膜59の堆積 にはたとえばCVD法を用いる。窒化チタン膜5.8はス ルーホール56、57の内壁に沿うように形成し、タン グステン膜59はスルーホール56、57を埋め込むよ うに形成する。次に、エッチバック法またはCMP法を 用いて、シリコン酸化膜52上の窒化チタン膜58およ びタングステン膜59を除去する。これによりプラグ6 ()を形成する。

【0054】次に、プラグ60に接続する第2層配線を 形成する。第2層配線は、シリコン酸化膜52上に形成 されたシリコン窒化膜61とその上層のシリコン酸化膜 62の繰63に形成される。 繰63はシリコン酸化膜6 2上に形成されたフォトレジスト膜(図示せず)をマス **クとして、2段階のエッチングにより形成される。すな** わち、シリコン酸化膜がエッチングされるがシリコン窒 (比職がエッチングされない条件の第1段階のエッチング によりシリコン酸化膜62をエッチングし、その後シリ コン窒化膜がエッチングされる第2の段階のエッチング 40 によりシリコン窒化膜61をエッチングする。これによ り、下地であるシリコン酸化膜52の過剰なエッチング を防止できる。

【0055】溝63内への第2層の配線は、タンタル、 窒化チタン等のパリア膜64の堆積後、銅膜65をメッ **キ法あるいはスパッタ法により形成し、その後とれをC** MP法により研磨して操63内にのみ残すことにより形 成する。

【① 0 5 6 】その後、層間絶縁膜、第 3 層配線等上層配 **淑を形成するととができるが、説明を省略する。**

【10057】本実施の形態によれば、ビット級BL上に ひさし状のキャップ絶縁膜31を有するため、ビット線 B L に対して自己整合的にスルーホール38が形成でき る。また、自己整合的にスルーホール38が形成できる にもかかわらず、ビット線BL間の絶縁膜はシリコン酸 化膜34とすることができ ビット線B上間の容量を低 減することができる。また、本実施の形態では最小加工 寸法以下にスルーホール38を形成しないため工程を簡 略化し、加工マージンを向上できる。これらの効果によ 形成する。また、このとき同時にシリコン窒化膜41も 10 り歩留まりを向上し、リフレッシュ特性等DRAMの性 能および信頼性を向上できる。

> 【10058】 (実施の形態2) 図13~図19は、本発 明の他の実施の形態であるDRAMの製造方法を工程順 に示した断面図である。実施の彩騰1と同様、墓板の断 面を示す各図の左側部分はDRAMのメモリセルが形成 される領域(メモリセルアレイ)を示し、右側部分は周 辺回路領域を示している。本案施の形態の製造方法は、 実能の形態」における図1までの工程と同様であり、そ の詳細な説明は省略する。

ルーホール56、57を形成し、スルーホール56、5 20 【0059】図13に示すように、シリコン酸化膜70 をシリコン酸化膜21上に維積後、シリコン酸化膜70 上にフォトレジスト膜71を形成し、フォトレジスト膜 71をマスクとしてシリコン酸化膜?0をエッチングす る。これにより配線用の溝?2を形成する。シリコン酸 化膜70はたとえばTEOS酸化膜とすることができ、 シリコン酸化膜70はビット線BLおよび第1層配線形 成用の絶縁膜として機能する。従ってシリコン酸化膜7 ()の膜厚は、形成しようとするビット線および第1層配 線の厚さに相当する膜厚で形成する。 フォトレジスト膜 71は、ビット線BLおよび第1層配線が形成される領 域に開口が形成されるようにパターニングする。なお、 シリコン酸化膜70とシリコン酸化膜21との間に薄い シリコン窒化膜を形成してもよい。この場合、シリコン 窒化膜はエッチングにおけるストッパとして機能し、2 段階のエッチングにより配線用の漢73を形成できる。 【0060】次に、フォトレジスト購了1を除去し、図 14に示すように、漢72の内部を含むシリコン酸化膜 7.)上にタングステン膜(図示せず)を堆積し、溝7.2 以外のタングステン膜を除去して漢72内にタングステ ンを残存させ、ビット線Bしおよび第1層配線32を形 成する。シリコン酸化膜70上のタングステン膜の除去 には、たとえばCMP法、エッチバック法を用いること ができる。

> 【0061】次に、図15に示すように、エッチバック 法を用いてシリコン酸化膜で①を選択的にエッチング し、シリコン酸化膜70の表面をピット級BLおよび第 1層配線32の表面より低くなるようにする。

【0062】次に、図16に示すように、シリコン酸化 膜70、ビット線BLおよび第1層配線32上にシリコ 50 ン窒化膜73を維備する。その後、シリコン窒化膜73

に異方性エッチングを施して、図17に示すように、ビ ット線BLおよび第1層配線32の側壁部分にサイドウ ォールスペーサ74を形成する。

15

【0063】次に、図18に示すように、シリコン酸化 膜?()、サイドウォールスペーサ74、ビット線BLお よび第1層配線32上にシリコン酸化膜75を形成す る。シリコン酸化膜75は、たとえばTEOS酸化膜と し、その表面をたとえばCMP法により平坦化する。

【0064】次に、図19に示すように、シリコン酸化 膜7.5上に図示しないフォトレジスト膜を形成し、これ 10 【0073】 をマスクとしてエッチングを施し、スルーホール76を 形成する。その後、実施の形態1と同様にスルーホール 76内にプラグ?7を形成しする。

【0065】スルーホール76の形成の際、実施の形態 1と同様に極端に細い孔とする必要がない。 つまり、サ イドウォールスペーサイ4はシリコン窒化膜からなり、 シリコン酸化膜で5、70、21はエッチングされる が、サイドウォールスペーサ74はエッチングされない 条件を選択してサイドウォールスペーサ74をエッチン グストッパとして機能させることができる。これによ り、スルーホール76内に形成されるプラグ77とビッ ト線BLとのショートを防止できる。また、ビット線B し間の絶縁膜は主にシリコン酸化膜70であり、サイド ウォールスペーサ74は形成されるがそれ以外の領域は シリコン酸化膜75で構成される。このため、ビット線 Bし間の絶縁膜の裏効的な誘電率はシリコン酸化膜と同 程度であり、ビット級BL間の容量を低減して、実施の 形態1と同様の効果を得ることができる。

【0066】なお、以降の工程は実施の形態1の図8以 降の工程と同じであり、説明を省略する。

【0067】以上、本発明者によってなされた発明を実 施の形態に基づき具体的に説明したが、本発明は前記箋 施の形態に限定されるものではなく、その要旨を退脱し ない範囲で種々変更可能であることはいうまでもない。

【()()68】たとえば、前記実施の形態ではピット線お よび第1層配線の材料としてタングステンを例示した が、これに限定されず、銅、アルミニウム等を用いても 良い。

【0069】前記実施の形態ではキャップ絶縁膜31、 サイドウォールスペーサ?4の材料としてシリコン窒化 46 膜を例示したが、これに限定されず、スルーホールが形 成される絶縁膜の材料に対してエッチング選択比を有す る絶縁体であればよい。たとえばスルーホールを形成す る絶縁膜をSOG膜で構成する場合にはキャップ絶縁膜 31. サイドウォールスペーサ74の材料としてTEO S酸化膜を例示できる。

【0070】前記真施の形態では、下部電極としてルテ ニウムを例示したが、これに限られず、資金層膜、その シリサイド膜もしくは酸化膜またはそれちの化合物膜、 たとえば白金鸌 ルテニウムシリサイド膜、または、S 50 に示した断面図である。

R〇膜でも良い。これらを下部電極に用いても誘電率の 高いBST膜をキャパシタ絶縁膜に適用できる。

【①①71】前記実施の形態では、キャパシタ絶縁膜と してBST膜を例示したが、STO膜、または、酸化タ ンタル膜でもよい。

【0072】前記実施の形態では、DRAMに適用した 場合について説明したが、DRAMを含む半導体集積回 路装置、たとえばシステムしS!等に広く適用すること ができる。

【発明の効果】本願によって関示される発明のうち、代 表的なものによって得られる効果を簡単に説明すれば、 以下の通りである。

【①①74】微細化されたビット線間の容置を低減する ことができる.

【①①75】微細化されたビット線の間に配置されるブ ラグの抵抗を低くできる。

【① 076】十分に低い抵抗のプラグを微細化されたビ ット線間に自己整合的に形成できるとともに、ビット線 20 間の容量値の上昇を抑制できる。

【図面の簡単な説明】

【図1】本発明の一実施の形態(実施の形態1)である DRAMの製造方法を工程順に示した断面図である。

【図2】実施の形態1のDRAMの製造方法を工程順に 示した断面図である。

【図3】実施の形態1のDRAMの製造方法を工程順に 示した断面図である。

【図4】実施の形態1のDRAMの製造方法を工程順に 示した断面図である。

【図5】実施の形態1のDRAMの製造方法を工程順に 示した断面図である。

【図6】実施の形態1のDRAMの製造方法を工程順に 示した断面図である。

【図7】真施の形態1のDRAMの製造方法を工程順に 示した断面図である。

【図8】実施の形態1のDRAMの製造方法を工程順に 示した断面図である。

【図9】実施の形態1のDRAMの製造方法を工程順に 示した断面図である。

【図10】箕鋸の形態1のDRAMの製造方法を工程順 に示した断面図である。

【図11】真能の形態1のDRAMの製造方法を工程順 に示した断面図である。

【図12】実施の形態1のDRAMの製造方法を工程順 に示した断面図である。

【図13】本発明の他の実施の形態(実施の形態2)で あるDRAMの製造方法を工程順に示した断面図であ

【図14】実施の形態2のDRAMの製造方法を工程順

17

27 プラグ 28 タングステン膜


29 シリコン窒化膜30 フォトレジスト膜

Qn nチャネル型MISFET

Qp pチャネル型MISFET Qs メモリセル選択用MISFET VL ワード線


——————————————————————————————————————			
【図15】実施の形態2のDRAMの製造方法を工程順		3 1	キャップ絶縁膜
に示した断面図である。		32	第1層配線
【図16】実施の形態2のDRAMの製造方法を工程順		34	シリコン酸化膜
に示した断面図である。		35	フォトレジスト膜
【図17】実能の形態2のDRAMの製造方法を工程順		38	スルーホール
に示した断面図である。		39	ブラグ
【図18】実施の形態2のDRAMの製造方法を工程順		40	バリア膜
に示した断面図である。		4 l	シリコン窒化膜
【図19】実施の形態2のDRAMの製造方法を工程順		42	シリコン酸化膜
に示した断面図である。	10	43	₹ l .
【符号の説明】		45	下部弯極
1 基板		46	BST膜
2 索子分離溝		49	上部弯極
3 p型ウェル		50	キャパシタ絶縁膜
4 前型ウェル			シリコン酸化膜
5 n型ウェル		56.	57 スルーホール
6 シリコン酸化膜			窒化チタン膜
7 シリコン酸化膜		59	タングステン膜
8 ゲート酸化膜		60	ブラグ
9 ゲート電極	20	61	シリコン窒化膜
10 キャップ絶縁膜		62	シリコン酸化膜
11 n-型半導体領域		63	漢
12 p ⁻ 型半導体領域		64	バリア膜
13 窒化シリコン膜		65	銅膜
13a サイドウォールスペーサ			シリコン酸化膜
14 n. 型半導体領域			フォトレジスト膜
15 p,型半海体領域		72	
16 シリコン酸化膜		73	シリコン窒化膜
17 n. 型半海体領域		73	禮
19 コンタクトホール	30	74	サイドウォールスペーサ
20 プラグ		75	シリコン酸化膜
21 シリコン酸化膜		76	スルーホール
22 コンタクトホール		77	ブラグ
26 シリサイド膜			ビット線
		\sim	. 4. 5 0 30M 1 C C C T

[図1]



×0


[図2]




N

X

[23]




[図4]




2


[図5]



[図6]




[図7]



∠


[図8]




00

図


[図9]




[図10]




[図11]



[212]




[図13]




13

[図14]




[図15]



gI

図

[216]



91 🗵

[図17]






図 17

[218]



8I I8

[219]



91 M

フロントページの続き

(72)発明者 山田 悟

東京都青梅市新町六丁目16番地の3 株式 会社日立製作所デバイス開発センタ内

(72)発明者 永井 亮

東京都青梅市新町六丁目16番地の3 株式 会社日立製作所デバイス開発センタ内 (72)発明者 松岡 秀行

東京都国分寺市京恋ヶ径一丁目280香地 株式会社日立製作所中央研究所内

(72)発明者 高濃 則克

東京都国分寺市京恋ヶ径一丁目280香地 株式会社日立製作所中央研究所内 F ターム(参考) 5F083 AD42 GA02 GA03 GA25 JA14 JA35 JA38 JA39 JA40 JA43 JA56 MA04 MA06 MA16 MA17 MA19 MA20 PR03 PR05 PR06 PR07 PR10 PR21 PR29 PR33 PR39 PR40 PR45 PR46 PR55 PR56 ZA06